T3: Sistemas eléctricos y electrónicos · Electrónica digital — TECNOLOGIA E INGENIERIA II PEvAU Andalucía 2024

Electrónica digital

Problema

2024 · Ordinaria · Suplente

Para el circuito lógico mostrado en la figura:

a) Obtener la tabla de verdad y la función lógica F correspondiente en forma canónica.b) Simplificar la función obtenida mediante el método de Karnaugh.c) Explicar el funcionamiento de un multiplexor de cuatro entradas y una salida.

Puertas lógicasTabla de verdadMapa de Karnaugh+1

Para obtener la tabla de verdad y la función lógica F, se analiza el circuito por etapas, definiendo las salidas intermedias de cada puerta lógica. Las entradas son a, b y c.La función de cada puerta es:

X_1 = \overline{a \cdot b}

X_2 = \overline{c}

X_3 = X_1 + X_2 = \overline{a \cdot b} + \overline{c}

F = \overline{X_3 \cdot c} = \overline{(\overline{a \cdot b} + \overline{c}) \cdot c}

A continuación, se construye la tabla de verdad completa.

\begin{array}{|c|c|c||c|c|c|c|c|} \hline a & b & c & X_1 = \overline{a \cdot b} & X_2 = \overline{c} & X_3 = X_1 + X_2 & X_3 \cdot c & F = \overline{X_3 \cdot c} \ \hline 0 & 0 & 0 & 1 & 1 & 1 & 0 & 1 \ 0 & 0 & 1 & 1 & 0 & 1 & 1 & 0 \ 0 & 1 & 0 & 1 & 1 & 1 & 0 & 1 \ 0 & 1 & 1 & 1 & 0 & 1 & 1 & 0 \ 1 & 0 & 0 & 1 & 1 & 1 & 0 & 1 \ 1 & 0 & 1 & 1 & 0 & 1 & 1 & 0 \ 1 & 1 & 0 & 0 & 1 & 1 & 0 & 1 \ 1 & 1 & 1 & 0 & 0 & 0 & 0 & 1 \ \hline \end{array}

A partir de la tabla de verdad, se obtiene la función lógica F en su forma canónica de suma de minterms, identificando las filas donde F es 1.

F(a,b,c) = \overline{a}\overline{b}\overline{c} + \overline{a}b\overline{c} + a\overline{b}\overline{c} + ab\overline{c} + abc

F(a,b,c) = \sum m(0, 2, 4, 6, 7)

Para simplificar la función F, se utiliza el mapa de Karnaugh con las variables a, b y c. Se colocan los 1s en las celdas correspondientes a los minterms de F.

\begin{array}{|c||c|c|c|c|} \hline \diagbox{a}{bc} & 00 & 01 & 11 & 10 \ \hline 0 & 1_{(m0)} & 0_{(m1)} & 0_{(m3)} & 1_{(m2)} \ 1 & 1_{(m4)} & 0_{(m5)} & 1_{(m7)} & 1_{(m6)} \ \hline \end{array}

Se agrupan los 1s adyacentes, buscando los grupos más grandes posibles (octetos, cuartetos, pares).Grupo 1 (Cuarteto): Las celdas $m_0, m_2, m_4, m_6$ forman un cuarteto que corresponde a $\overline{c}$ .

\overline{a}\overline{b}\overline{c} + \overline{a}b\overline{c} + a\overline{b}\overline{c} + ab\overline{c} = \overline{c}(\overline{a}\overline{b} + \overline{a}b + a\overline{b} + ab) = \overline{c}(\overline{a}(\overline{b}+b) + a(\overline{b}+b)) = \overline{c}(\overline{a}+a) = \overline{c}

Grupo 2 (Par): La celda $m_7$ se agrupa con $m_6$ (ya cubierta por el primer grupo pero necesaria para la máxima simplificación de $m_7$ ) para formar un par que corresponde a $ab$ .

ab\overline{c} + abc = ab(\overline{c} + c) = ab

Al combinar estos grupos, la función simplificada es:

F_{simplificada}(a,b,c) = \overline{c} + ab

Un multiplexor (MUX) de cuatro entradas y una salida es un dispositivo lógico combinacional que selecciona una de sus $2^n$ entradas de datos y la dirige hacia una única línea de salida. En este caso, $n=2$ , lo que significa que tiene 4 entradas de datos y 2 líneas de selección.Componentes principales:Datos → 4 entradas de datos ( $I_0, I_1, I_2, I_3$ ). Selección → 2 entradas de selección ( $S_1, S_0$ ). Estas entradas actúan como un decodificador de dirección. Salida → 1 salida ( $Y$ ).Funcionamiento: El estado de las líneas de selección ( $S_1S_0$ ) determina cuál de las entradas de datos ( $I_x$ ) se conecta a la salida ( $Y$ ). Si $S_1S_0 = 00$ , la salida $Y$ es igual a la entrada $I_0$ . Si $S_1S_0 = 01$ , la salida $Y$ es igual a la entrada $I_1$ . Si $S_1S_0 = 10$ , la salida $Y$ es igual a la entrada $I_2$ . Si $S_1S_0 = 11$ , la salida $Y$ es igual a la entrada $I_3$ .La expresión booleana que describe su funcionamiento es:

Y = \overline{S_1}\overline{S_0}I_0 + \overline{S_1}S_0I_1 + S_1\overline{S_0}I_2 + S_1S_0I_3

Los multiplexores se utilizan ampliamente en sistemas digitales para la selección de datos, enrutamiento, conversión de paralelo a serie y para implementar funciones lógicas.